Placement et routage pour des FPGAs sécurisés contre les attaques DPA: Equilibrage du délai et de la capacité des signaux duaux des circuits WDDL implémentés sur des architectures FPGA